EDA技术实用教程 VHDL版 第6版【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

EDA技术实用教程 VHDL版 第6版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA技术概述1

1.1 EDA技术及其发展1

1.2 EDA技术实现目标3

1.3 硬件描述语言4

1.4 HDL综合6

1.5 自顶向下的设计技术8

1.6 EDA技术的优势10

1.7 EDA设计流程11

1.7.1 设计输入（原理图/HDL文本编辑）12

1.7.2 综合13

1.7.3 适配13

1.7.4 时序仿真与功能仿真、静态时序分析14

1.7.5 编程下载15

1.7.6 硬件测试15

1.8 ASIC及其设计流程15

1.8.1 ASIC设计简介15

1.8.2 ASIC设计一般流程简述17

1.9 常用EDA工具18

1.9.1 设计输入编辑器18

1.9.2 HDL综合器19

1.9.3 仿真器与时序分析器20

1.9.4 适配器21

1.9.5 下载器21

1.10 Quartus概述21

1.11 IP核23

1.12 EDA技术发展趋势管窥24

习题26

第2章 FPGA与CPLD的结构原理27

2.1 PLD概述27

2.1.1 PLD的发展历程27

2.1.2 PLD分类28

2.2 简单PLD结构原理29

2.2.1 逻辑元件符号表示29

2.2.2 PROM结构原理30

2.2.3 PLA结构原理32

2.2.4 PAL结构原理32

2.2.5 GAL结构原理34

2.3 CPLD的结构原理36

2.4 FPGA的结构原理39

2.4.1 查找表逻辑结构39

2.4.2 Cyclone 4E/10LP系列器件的结构39

2.4.3 Cyclone 10GX系列器件的结构44

2.4.4 内嵌Flash的FPGA器件44

2.5 硬件测试44

2.5.1 内部逻辑测试44

2.5.2 JTAG边界扫描45

2.6 PLD产品概述46

2.6.1 Intel（原Altera）公司的PLD器件46

2.6.2 Lattice公司的PLD器件49

2.6.3 Xilinx公司的PLD器件49

2.6.4 MicroSemi（原Actel）公司的PLD器件50

2.6.5 Intel的FPGA配置方式与配置器件50

2.6.6 国产FPGA器件50

2.7 CPLD/FPGA的编程与配置51

2.7.1 CPLD在系统编程52

2.7.2 FPGA配置方式52

2.7.3 FPGA专用配置器件53

2.7.4 使用单片机配置FPGA54

习题55

第3章 组合电路的VHDL设计56

3.1 多路选择器的VHDL描述56

3.2 半加器的VHDL描述60

3.3 4选1多路选择器的VHDL描述64

3.3.1 基于CASE语句的4选1多路选择器表述65

3.3.2 CASE语句66

3.3.3 IEEE库预定义标准逻辑位与矢量68

3.3.4 其他预定义标准数据类型68

3.3.5 信号定义和数据对象70

3.3.6 并置操作符＆70

3.3.7 4选1多路选择器的VHDL不同描述方式71

3.4 全加器及其VHDL表述72

3.4.1 全加器设计及例化语句应用73

3.4.2 VHDL例化语句74

3.4.3 8位加法器设计及算术操作符应用76

3.5 乘法器的VHDL表述77

3.5.1 统计位矢中含‘1’个数的电路模块设计78

3.5.2 FOR LOOP循环语句用法79

3.5.3 移位相加型乘法器的VHDL表述方法80

3.5.4 GENERIC参数定义语句80

3.5.5 整数数据类型81

3.5.6 省略赋值操作符82

3.5.7 移位操作符83

3.5.8 各类运算操作对数据类型的要求84

3.5.9 数据类型转换函数87

3.5.10 GENERIC参数传递映射语句91

习题92

第4章 时序仿真与硬件实现95

4.1 VHDL程序输入和编译95

4.1.1 编辑和输入设计文件95

4.1.2 创建工程96

4.1.3 全程编译前约束项目设置98

4.1.4 全程综合与编译99

4.1.5 RTL图观察器应用101

4.2 仿真测试101

4.3 引脚锁定与硬件测试103

4.3.1 引脚锁定104

4.3.2 编译文件下载105

4.3.3 JTAG间接编程模式106

4.3.4 USB-Blaster驱动程序安装方法108

4.4 电路原理图设计流程108

4.5 HDL版本设置及Analysis ＆ Synthesis功能111

4.6 利用属性表述实现引脚锁定111

4.7 keep属性应用112

4.8 SignalProbe使用方法113

习题115

实验与设计116

4-1 多路选择器设计实验116

4-2 8位加法器设计实验116

4-3 8位硬件乘法器设计实验116

4-4 十六进制7段数码显示译码器设计117

第5章 时序电路的VHDL设计119

5.1 基本时序元件的VHDL表述119

5.1.1 D触发器的VHDL表述119

5.1.2 含异步复位和时钟使能的D触发器的VHDL表述122

5.1.3 含同步复位控制的D触发器的VHDL表述123

5.1.4 基本锁存器的VHDL表述124

5.1.5 含清0控制的锁存器的VHDL表述126

5.1.6 VHDL实现时序电路的不同表述127

5.1.7 双边沿触发时序电路设计讨论128

5.2 计数器的VHDL设计129

5.2.1 4位二进制加法计数器设计129

5.2.2 计数器更常用的VHDL表达方式130

5.2.3 实用计数器的VHDL设计131

5.3 移位寄存器的VHDL设计135

5.4 属性描述与定义语句136

5.5 时序电路硬件设计与仿真示例139

5.5.1 编辑电路、创建工程和仿真测试139

5.5.2 FPGA硬件测试139

5.6 SignalTap II的使用方法140

5.7 编辑SignalTap II的触发信号145

习题146

实验与设计147

5-1 高速硬件除法器设计147

5-2 移位相加型8位硬件乘法器设计147

5-3 半整数与奇数分频器设计148

5-4 不同类型的移位寄存器设计实验150

5-5 计数器设计实验150

5-6 串行静态显示控制电路设计151

5-7 VGA彩条信号显示控制电路设计152

5-8 基于VHDL代码的频率计设计156

第6章 宏功能模块应用及相关语法157

6.1 计数器LPM模块调用示例157

6.1.1 计数器模块文本的调用157

6.1.2 LPM计数器代码与参数传递语句158

6.1.3 创建工程与仿真测试160

6.2 利用属性控制乘法器的构建161

6.3 LPM随机存储器的设置和调用162

6.3.1 存储器初始化文件162

6.3.2 LPM RAM的设置和调用164

6.3.3 仿真测试RAM宏模块166

6.3.4 VHDL的存储器描述及相关属性166

6.3.5 数据类型定义语句167

6.3.6 存储器配置文件属性定义和结构设置171

6.4 LPM ROM的定制和使用示例172

6.4.1 简易正弦信号发生器设计173

6.4.2 正弦信号发生器硬件实现和测试174

6.5 在系统存储器数据读写编辑器应用175

6.6 LPM嵌入式锁相环调用177

6.6.1 建立嵌入式锁相环元件177

6.6.2 测试锁相环180

6.7 In-System Sources and Probes Editor使用方法180

6.8 NCO核数控振荡器使用方法182

6.9 FIR核使用方法185

6.10 DDS实现原理与应用186

6.10.1 DDS原理186

6.10.2 DDS信号发生器设计示例188

习题189

实验与设计190

6-1 查表式硬件运算器设计190

6-2 正弦信号发生器设计190

6-3 DDS正弦信号发生器设计190

6-4 简易数据采集系统设计191

6-5 移相信号发生器设计191

6-6 VGA简单图像显示控制模块设计192

第7章 MCU与FPGA片上系统开发194

7.1 FPGA扩展MCU开发技术194

7.1.1 FPGA扩展方案及其系统设计技术195

7.1.2 基于单片机IP软核的SOC设计方案198

7.2 基于单片机核的FPGA片上系统设计200

实验与设计204

7-1 脉宽/占空比/等精度频率多功能测试仪设计204

第8章 VHDL深入210

8.1 数据对象210

8.1.1 常数210

8.1.2 变量211

8.1.3 信号212

8.1.4 进程中的信号赋值与变量赋值213

8.2 含高阻输出的电路设计218

8.2.1 三态门设计219

8.2.2 双向端口的设计方法219

8.2.3 三态总线电路设计221

8.3 顺序语句归纳223

8.3.1 进程语句格式223

8.3.2 进程结构组成223

8.3.3 进程要点224

8.4 并行赋值语句讨论225

8.5 IF语句概述226

8.6 仿真延时228

8.6.1 固有延时228

8.6.2 传输延时229

8.6.3 仿真δ229

8.7 VHDL的描述风格230

8.7.1 RTL描述230

8.7.2 行为描述231

8.7.3 数据流描述231

8.7.4 结构描述232

8.8 VHDL Test Bench仿真232

8.8.1 VHDL仿真流程233

8.8.2 VHDL Test Bench仿真235

8.8.3 VHDL Test Bench仿真实例237

习题242

实验与设计242

8-1 4×4阵列键盘键信号检测电路设计242

8-2 乐曲硬件演奏电路设计243

8-3 PS2键盘控制模型电子琴电路设计246

8-4 直流电机综合测控系统设计248

8-5 AM幅度调制信号发生器设计250

8-6 在ModelSim上对VHDL Test Bench进行仿真252

第9章 VHDL设计优化253

9.1 资源优化253

9.1.1 资源共享253

9.1.2 逻辑优化255

9.1.3 串行化256

9.2 速度优化257

9.2.1 流水线设计258

9.2.2 寄存器配平260

9.2.3 关键路径法261

9.2.4 乒乓操作法261

9.2.5 加法树法262

习题262

实验与设计264

9-1 采用流水线技术设计高速数字相关器264

9-2 线性反馈移位寄存器设计265

9-3 SPWM脉宽调制控制系统设计265

9-4 数字彩色液晶显示控制电路设计268

第10章 VHDL有限状态机设计269

10.1 VHDL状态机的一般形式269

10.1.1 状态机的特点与优势269

10.1.2 状态机的一般结构270

10.1.3 状态机设计初始约束与表述274

10.2 Moore型有限状态机的设计274

10.2.1 多进程结构状态机275

10.2.2 序列检测器之状态机设计279

10.3 Mealy型有限状态机的设计280

10.4 状态编码284

10.4.1 直接输出型编码284

10.4.2 顺序编码286

10.4.3 一位热码状态编码286

10.4.4 状态编码设置287

10.5 安全状态机设计288

10.5.1 程序直接导引法289

10.5.2 状态编码监测法289

10.5.3 借助EDA优化控制工具生成安全状态机290

10.6 硬件数字技术排除毛刺290

10.6.1 延时方式291

10.6.2 逻辑方式去毛刺292

10.6.3 定时方式去毛刺293

习题294

实验与设计294

10-1 序列检测器设计294

10-2 0809采样控制电路实现与硬件验证295

10-3 数据采集模块设计296

10-4 五功能智能逻辑笔设计297

10-5 通用异步收发器UART设计298

10-6 硬件消抖动电路设计300

第11章 16位CPU创新设计301

11.1 KX9016的结构与特色301

11.2 KX9016基本硬件系统设计304

11.2.1 单步节拍发生模块304

11.2.2 运算器304

11.2.3 比较器305

11.2.4 基本寄存器与寄存器阵列组306

11.2.5 移位器310

11.2.6 程序与数据存储器311

11.3 KX9016v 1指令系统设计311

11.3.1 指令格式312

11.3.2 指令操作码313

11.3.3 汇编程序设计实例314

11.3.4 KX9016vl控制器设计315

11.3.5 指令设计实例详解320

11.4 KX9016的时序仿真与硬件测试321

11.4.1 仿真与指令执行波形时序分析321

11.4.2 CPU工作情况的硬件测试323

11.5 KX9016应用程序设计实例和系统优化325

11.5.1 乘法算法及其硬件实现325

11.5.2 除法算法及其硬件实现326

11.5.3 KX9016v 1的硬件系统优化327

习题329

实验与设计329

11-1 16位CPU验证性设计综合实验329

11-2 新指令设计及程序测试实验329

11-3 16位CPU的优化设计与创新330

11-4 CPU创新设计竞赛331

第12章 VHDL知识拾遗333

12.1 VHDL库333

12.1.1 库的种类333

12.1.2 库的用法334

12.2 VHDL程序包336

12.3 VHDL文字规则补充说明338

12.3.1 数字338

12.3.2 字符串339

12.3.3 标识符及其表述规则340

12.3.4 下标名340

12.4 子程序341

12.4.1 函数341

12.4.2 重载函数343

12.4.3 决断函数346

12.4.4 过程346

12.4.5 重载过程348

12.5 数据类型349

12.6 VHDL操作符补充说明351

12.6.1 逻辑操作符351

12.6.2 关系操作符352

12.6.3 算术操作符352

12.7 VHDL基本语句补充说明354

12.7.1 NEXT语句354

12.7.2 EXIT语句355

12.7.3 WAIT语句356

12.7.4 子程序调用语句358

12.7.5 RETURN语句361

12.8 VHDL并行语句补充说明362

12.8.1 并行信号赋值语句362

12.8.2 块语句362

12.8.3 并行过程调用语句364

12.8.4 生成语句365

12.8.5 REPORT语句367

12.8.6 断言语句368

习题370

附录 EDA开发系统及相关软硬件371

参考文献384